This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

THIS PAGE BLANK (USPIO)



DEUTSCHES **PATENTAMT** (2) Aktenzeichen:

P 31 49 678.4-53

Anmeldetag:

15. 12. 81

Offenlegungstag:

23. 5.83

Veröffentlichungstag der Patenterteilung:

23. 2.84

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

(73) Patentinhaber Siemens AG, 1000 Berlin und 8000 München, DE @ Erfinder:

Klan, Friedrich, Dipl.-Phys. Dr., 8021 Taufkirchen, DE

(5) Im Prüfungsverfahren entgegengehaltene Druckschriften nach § 44 PatG:

> DE-PS 26 10 428 DE-AS 28 45 218

(S) Anordnung zur Zwischenspeicherung von zwischen zwei Funktionseinheiten in beiden Richtungen zu übertragenden Informationen in einem Pufferspeicher

ZEICHNUNGEN BLATT 1


Nummer:

31 49 678

Int. CL3:

G 06 F 13/06 Veröffentlichungstag: 23. Februar 1984





Patentansprüche:

1. Anordnung zur Zwischenspeicherung von zwischen zwei Funktionseinheiten (PMS und CHn) in beiden Richtungen zu übertragenden Informationen in einem Pufferspeicher (PS) in Verbindung mit einer Übertragungssteuerung (DVP), insbesondere für Ein-Ausgabewerke (IOP) in Datenverarbeitungssystemen zur Übertragung von Informationen zwi- 10 schen dem Arbeitsspeicher (PMS) und angeschlossenen peripheren Einheiten (CHn), dadurch gekennzeichnet, daß alle Aufträge zur Durchführung eines Informationsaustausches von der Übertragungssteuerung (DVP) an den Pufferspeicher 15 vergeben werden, daß jeweils die Daten für einen vollständigen Auftrag einschließlich der erforderlichen Steuerparameter zwischengespeichert werden. daß zur Zwischenspeicherung der Aufträge mehrere, gegeneinand. - austauschbare Speichereinheiten 20 (z. B. P0 bis P3) als einzelne Pufferspeicher vorgesehen sind und die Speichereinheiten von einer nach dem FIFO-Prinzip arbeitenden Warteschlangen-steuerung (WS-ST) in der Weise verwaltet werden, daß bis zur Belegung sämtlicher Speichereinheiten 25 (z. B. P0 bis P3) jeweils eine freie Speichereinheit (z. B. P0) der übergeordneten Übertragungssteuerung (DVP) für die Entgegennahme von Aufträgen zum Informationsaustausch zugriffsbereit zur Verfügung steht, was durch ein Steuersignal (BUFAV) 30 angezeigt wird, wobei die jeweils zugehörige Speichereinheitennummer als interne (ACTBFN) den Zugriffsweg für die belegbare Speichereinheit (P0) festlegt, und das nach Zwischenspeicherung eines Auftrages in einer der Speicher- 35 einheiten (z. B. P0) der Informationsaustausch mit der einen Funktionseinheit (PMS) unabhängig und mit der anderen Funktionseinheit (CHn) abhängig von der Übertragungssteuerung (DVP) erfolgt, wobei in beiden Fällen die Durchschaltung der Über- 40 tragungswege zwischen Pufferspeicher (PS) und der jeweiligen Funktionseinheit (PMS oder CHn) autonom von der Warteschlangensteuerung (WS-ST) ge-

2. Anordnung nach Anspruch 1. dadurch gekenn- 45 zeichnet, daß die Warteschlangensteuerung (WS-ST) aus zwei Warteschlangen (WS-NX und WS-LD) besteht, von denen die erste (WS-NX) die Nummer aller freien Speichereinheiten und die zweite (WS-LDI die Nummern aller mit einem Austrag bereits 50 belegten Speichereinheiten nacheinander liefert, daß Einträge in die bzw. Austräge aus den einzelnen Warteschlangen (WS-NX und WS-LD) abhängig von Steuersignalen (z. B. ASBF, RELBF, STAMM, DMMINCRDV) erfolgen, wohei jede aus einer 55 Warteschlange (z. B. WS-NX) ausgetragene Speichereinheit (z. B. P0) nachfolgend in eine andere Warteschlange (z. B. WS-LD) eingetragen wird, und daß bei Belegung der zweiten Warteschlange (WS-LD) ein Anforderungssignal (DMLDREQ) für den 60 Arbeitsspeicher (PMS) mit Bereitstellung der Speichereinheitsnummer als Adresse (LDBFN) ausgelöst wird.

3. Anordnung nach Anspruch 2. dadurch gekennzeichnet, daß eine dritte Warteschlange (WS-RY) 65 die Nummern aller mit Lesedaten aus dem Arbeitsspeicher (PMS) geladenen Speichereinheiten (L. B. P0) nacheinander liefert und daß bei Belegung die-

ser Warteschlange eine bevorrechtigte Anforderung (DARDYREQ) für die Übertragungssteuerung (DVP) mit Bereitstellung der Speichernummer als Adresse (ACTBFN) zur Weiterleitung der Lesedaten erzeugt wird.

4. Anordnung nach Anspruch 2 und 3, dadurch gekennzeichnet, daß bei Vorliegen eines Schreiboder Leseauftrages für den Arbeitsspeicher (PMS) die durch die erste Warteschlange (WS-NX) als v.rfügbar gekennzeichnete Speichereinheit (z. B. P0) aus dieser Warteschlange ausgetragen und nach Bereitstellung aller für diese Übertragung erforderlichen Parameterdaten durch die Übertragungssteuerung (DVP) und gegebenenfalls nach dem zusätzlichen Laden der Informationen bei einem Schreibauftrag in die zweite Warteschlange (WS-LD) eingetragen wird und daß nach Beendigung des Auftrages durch den Arbeitsspeicher (PMS) der Eintrag für die zugehörige Speichereinheit (P0) in der zweiten Warteschlange (WS-LD) wieder gelöscht wird, wobei bei einem Schreibauftrag die freigewordene Speichereinheit wieder in die erste Warteschlange (WS-NX) eingetragen wird, während bei einem Leseauftrag die mit Lesedaten aus dem Arbeitsspeicher geladene Speichereinheit zunächst in die dritte Warteschlange (WS-RY) eingetragen wird.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß bei einem aufgrund einer Anforderung (DMLDREQ & READ) durch die zweite Warteschlange (WS-LD) ausgeführten Leseauftrag die Speichereinheit (z. B. P0) sowohl in die erste (WS-NX) als auch in die dritte Warteschlange (WS-RY) eingetragen wird, daß aber aufgrund der Bevorrechtigung für die Anforderung (DARDYREQ) der dritten Warteschlange (WS-RY) die bereits erfolgte Eintragung in die erste Warteschlange (WS-NX) ohne Auswirkung bleibt. bis nach Entladung der Speichereinheit (P0) diese von der Übertragungssteuerung (DVP) aus der dritten Warteschlange (WS-RY) ausgetragen und damit wieder freigegeben ist.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß zur Wiederverwendung einer entladenen Speichereinheit (z. B. P0) für einen erncuten Lese- oder Schreibauftrag an den Arbeitsspeicher (PMS) die aus der dritten Warteschlange (WS-RY) ausgetragene Speichereinheit (P0) nachfolgend in die zweite Warteschlange (WS-LD) eingetragen und der gleichlautende Eintrag in der ersten Warteschlange (WS-NX) wieder gelöscht wird.

7. Anordnung nach einem der Ansprüche 1 bis 6. dadurch gekennzeichnet, daß der Informationsaustausch durch den Speichereinheiten (P0 bis P3) individuell zugeordnete Register (MCR. MODR, MONR) unterstützt wird.

8 Anordnung nach einem der Ansprüche 1 bis 7. dadurch gekennzeichnet. daß die Übertragungssteuerung (DVP) als Mikroprozessor ausgebildet ist und daß die Bereitstellung der Steuerparameter sowie der Informationen bei einem Schreibauftrag bzw. das Weiterleiten gelesener Daten an die peripheren Einheiten (CHn) über das vorhandene Datenleitungssystem (D-BUS) des Mikroprozessors erfolgt.

Die Erfindung betrifft eine Anordnung zur Zwischenspeicherung von zwischen zwei Funktionseinheiten in beiden Richtungen zu übertragenden Informationen in einem Pufferspeicher in Verbindung mit einer Übertragungssteuerung, insbesondere für Ein-/Ausgabewerke in Datenverarbeitungssystemen zur Übertragung von Informationen zwischen dem Arbeitsspeicher und angeschlossenen peripheren Einheiten.

Die Verwendung von Pufferspeichern zur Anpassung des unterschiedlichen Realzeitverhaltens oder der unterschiedlich breiten Informationswege von Funktionseinheiten aneinander für den Informationsaustausch, 10 insbesondere für den beidseitig gerichteten Informationsaustausch, ist allgemein geläufig - 1: an siehe z. B. DE-PS 26 10 428 oder DE-AS 28 45 218, MMD in Fig. 2.

speicher jeweils nur ein Auftrag abgewich . werden. Außerdem werden im Pufferspeicher ichnier nur die eigentlichen Daten, die bei der Abwichung eines Auftrages auszutauschen sind, zwischenespeichert, während die Steuerdaten für die Kennzeit nung und die Durch- 20 speicher des Datenverarbeitungssyste ins nach Fig. 1. führung eines Auftrages jedesmal gesordert von der Übertragungssteuerung bereitgestellt werden müssen.

Es ist daher Aufgabe der Erfindung, die Ansranung für die Zwischenspeicherung der zu übertragenden Informationen so zu gestalten, daß die Zusammenarbeit 25 zwischen Übertragungssteuerung und Pufferspeicher und damit auch der Informationsdurchsatz verbessert wird. Diese Aufgabe wird bei einer Anordnung der eingangs genannten Art durch die im Kennzeichen des Patentanspruchs 1 genannten Merkmale gelöst.

Danach werden im Gegensatz zu den bekannten Losungen mehrere voneinander unabhängige Speichereinheiten als einzelne Pufferspeicher vorgesehen, die jeweils mit einem Auftrag belegt werden können. Da zugleich die Steuerparameter für die jeweiligen Aufträge 35 speicher PMS verkehren können. mit zwischengespeichert werden, können bei der Abwicklung eines Informationsaustausches die einzelnen Steuervorgänge nach Durchschaltung des Übertragungsweges autark und unabhängig von der Übertragungssteuerung abgewickelt werden. Die Übertra- 40 gungssteuerung braucht also mit der Bereitstellung von Aufträgen nicht jeweils zu warten, bis der vorhergehende Auftrag ausgeführt ist, sondern kann jeden Auftrag sosort absetzen, solange noch eine Pufferspeichereinheit zur Veilügung steht. Das ist besonders von Vorteil, 45 wenn die Übertragungssteuerung Bestandteil einer Mikroprozessorsteuerung ist, die zugleich übergeordnete Aufgaben wahrnimmt und die dadurch entlastet wird. Auch können Aufgaben in beiden Richtungen unabhängig voneinander ausgeführt und damit die Leistungsfä- 50 higkeit des Puffers erhöht werden.

Es ist zwar allgemein bekannt, in einem gerichteten Übertragungskanal zwei im Wechsel arbeitende Einzelpuffer vorzusehen, die überlappend geladen und entladen werden. Dieses P: inzip ist aber für einen beidseitig 55 gerichteten Informationsaustausch nicht einfach übernehmbar, da die richtige Zuordnung für beide Richtungen sichergestellt werden muß. Die Erfindung benutzt daher zur Bereitstellung und Ansteuerung der Einzelpuffer eine Warteschlangesteuerung. Das hat zunächst 60 den Vorteil, daß unabhängig von der Anzahl der Einzelpuffer eine einheitliche Steuerung vorgesehen werden kann. Zum andern wird auf diese Weise sichergestellt, daß die zeitliche Reihenfolge bei der Ausführung mehrerer Aufträge nach dem FIFO-Prinzip eingehalten 65 wird, und zwar auch dann, wenn es sich um eine beliebige Folge von Schreib- und Leseausträgen handelt.

Weiterbildungen der Erfindung ergeben sich aus den

Unteransprüchen.

Einzelheiten der Erfindung seien nachfolgend anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Im einzelnen zeigt

Fig. 1 ein Übersichtsschaltbild eines Datenverarbei-

tungssystems,

Fig. 2 ein Übersichtsschaltbild in Anlehnung an das von Fig. 7 mit Darstellung des Pufferspeichers samt Steuerung,

Fig. 3 ein Prinzipschaltbild der Puffersteuerung nach Fig. 2.

Fig. 4 das Blockschaltbild einer Warteschlange nach Fig. 3.

Fig. 5 ein Flußdiagramm zur Erläuterung der Zusam-Bei den bekannten Lösungen kann über de. Puffer- 15 menarbeit zwischen Puffersteuerung und der Übertragungssteuerung des Datenverarbeitungssystems nach Fig. 1 und

Fig. 6 ein Flußdiagramm zur Erläuterung der Zusammenarbeit zwischen Puffersteuerung und dem Arbeits-

Fig. 1 zeigt in Anlehnung an das durch die DE-AS 28 45 218 bekannte Datenverarbeitungssystem den zentralen Arbeitsspeicher PMS, über dessen Schnittstellensteuerung PMS-ST eine zentrale Datenverarbeitungseinrichtung CPU und ein Ein-/Ausgabewerk IOP ange-

Das Ein-/Ausgabewerk IOP besteht aus zwei voneinander unabhängigen Mikroprozessoren, von denen einer als Auftragsverwaltungsprozessor AVP und der andere als Datenübertragungsprozessor DVP arbeitet. 30 Beide Prozessoren sind über eine interne Schnittstellensteuerung MINT mit der Schnittstellensteuerung PMS-ST des Arbeitsspeichers PMS verbunden, so daß beide Prozessoren unabhängig voneinander mit dem Arbeits-

Beide Prozessoren haben außerdem Zugriff zu einem gemeinsamen Lokalspeicher LS, über den sie miteinander verkehren und gegenseitig Aufträge austauschen. Die vom Ein-/Ausgabewerk IOP zu bedienenden, aber nicht dargestellten peripheren Gerate sind über Kanäle CII, bis CHn an den Datenübertragungsprozessor DVP angeschlossen. Während der Auftragsverwaltungsprozessor AVP die Kommunikation mit der zentraien Verarbeitungseinrichtung CPU steuert und im wesentlichen die mit der Einleitung und mit dem Abschluß eines Ein-/Ausgabetransfeis verbundenen Aufgaben ausführt, steuert der Datenübertragungsprozessor DVP im Auftrag des anderen Prozessors AVP den eigentlichen Datenaustausch zwischen dem Arbeitsspeicher PMS als der einen angeschlossenen Funktionseinheit und den Kanalen CH1 bis CHn als der anderen Funktionseinheit. Zur Unterstätzung dieser Aufgaben ist im Datenübertragungsprozessor DVP als der Übertragungsstauerung ein Pufferspeicher PS vorgesehen, der gemaß der Erfit dung in besonderer Weise ausgebildet und in den Informationsaustausch einbezogen ist.

Fig. 2 zeigt nähere Einzelheiten dieses Pufferspeichers PS mit seiner Steuerung PS-ST und die Kopplung mit dem die übergeordnete Übertragungssteuerung bildenden Davenübertragungsprozessor DVP sowie mit den angeschlossenen Funktionseinheiten, nämlich dem Arbeitsspeicher PSM über die Schnittstellensteuerung MINT und PMS-ST und mit den Kanälen CH... über das Leitungssystem D-BUS.

Die Darstellung der Kopplung ist rein schematischer Art und beschränkt sich auf die Darstellung der Datenwege von und zum Pufferspeicher PS und auf die wesentlichen Steuersignale, die zwischen den einzelnen

Einrichtungen auszutauschen sind, um den Informationsaustausch gemäß der Erlindung durchführen zu können. Insbesondere wurde auf die Darstellung weiterer Einzelheiten, z. B. bezüglich der Adressenauswahlsteuerung für den Pufferspeicher PS und bezüglich des Datenübertragungsprozessors DVP verzichtet, da sie an sich bekannt und für das prinzipielle Verständnis der Erfindung von untergeordneter Bedeutung sind. So sind der von der Schnittstellensteuerung PMS-ST auf Anforderung ausgelöste Abrul von Daten aus dem Pufferspei- 10 cher PS und die dafür benötigten Einrichtungen allgemein bekannt und ebenso ist der Aufbau und die Arbeitsweise des Datenübertragungsprozessors DVP bereits der DE-AS 28 45 218 entnehmbar, wobei in gleicher Weise das Prozessorleitungssystem D-BUS für den 15 Austausch der Informationen benutzt wird.

Der Pufferspeicher PS gliedert sich in mehrere selbständige und voneinander unabhängige Speichereinheiten P0 bis P3 als Einzelpuffer, die getrennt mit Aufträlede dieser Speichereinheiten weist eine Speicherbreite von z. B. 8 Byte auf, die der Breite des Datenweges zum Arbeitsspeicher PMS entspricht, während für das Leitungssystem D-BUS lediglich die halbe Breite, also 4 Byte. vorgesehen ist. Der Datenweg vom Arbeitsspei- 25 cher PMS wird daher auf jeweils zwei Eingebemultiplexer E-MUX aufgespalten, die jeweils 4 Byte breit sind. während die jeweils 4 Byte breiten Ausgänge der Einzelpuffer P0 bis P3 mittels Auswahlschalter AS paarweise für die Übertragung zum Arbeitsspeicher PSM 30 oder einzeln mittels des Ausgabemultiplexers A-MUX auf das Leitungssystem D-BUS durchgeschaltet werden.

Die jeweils benötigten Steueradressen ACTBFN bzw. LDBFN für die Einstellung der Multiplexer und Auswahlschalter liefert die Puffersteuerung PS-ST. Die 35 Einrichtungen für die Auswahl der einzelnen Speicherabschnitte in den jeweils angesteuerten Einzelpussern. z.B. PO. sind dagegen, wie bereits angedeutet, nicht dargestelit. Für das Verständnis der Erfindung ist es lediglich von Bedeutung, daß diese Auswahleinrichtun- 40 gen getrennt voneinander und für jeden Einzelpuffer gesondert sowohl von der Schnittstellensteuerung PMS-ST als auch vom Datenübertragungsprozessor DVP in an sich bekannter Weise bedient werden könder dargestellten Auswahlschalter und Multiplexer für die Informationswege.

Von der für die Verwaltung und Auswahl der Einzelpuffer P0 bis P3 des Pufferspeichers PS zuständigen Puffersteuerung PS-ST sind nur die wichtigsten Bauein- 50 heiten schematisch angedeutet. Es sind dies die Warteschlangensteuerung WS-ST und die drei Register MCR, MODR und MONR.

Bevor auf die Funktionsweise der in Fig. 2 dargestellten Anordnung eingegangen werden kann, sei zu- 55 nächst die Puffersteuerung mit der Warteschlangensteuerung WS-ST und den genannten Registern anhand von Fig. 3 und Fig. 4 näher beschrieben.

Bei dem gewählten Ausführungsbeispiel nach Fig. 3 sind insgesamt drei Warteschlangen WS-NX. WS-LD 60 und WS-RY vorgesehen. Diese Warteschlangen umfassen jeweils so viele Wartepositionen, wie Einzelpuffer im Pufferspeicher PS vorgesehen sind, im vorliegenden Fall also vier Wartepositionen. Der Eintrag eines Einzelpuffers erfolgt über die Eintragsschaltung E und der 65 Austrag über die Austragschaltung A jeweils anhand der Nummer des betroffenen Einzelpuffers als Adresse in Verbindung mit einem Steuersignal. An den Ausgan-

gen der einzelnen Warteschlangen wird jeweils der nächste an der Reihe befindliche Einzelpusser mit seiner Nummer als Adresse zusammen mit einem Steuersignal gekennzeichnet, falls die Warteschlange belegt ist. Alle drei Warteschlangen können gleich aufgebaut sein.

Ein Beispiel für eine solche Warteschlange ist in Fig. 4 näher gezeigt. Die Eintrags- und Austragsschaltungen bestehen jeweils aus einem Demultiplexer E-DMUX bzw. A-DMUX mit einem Adresseneingang für die Auswahlsteuerung und einem Signaleingang, der auf den ausgewählten Ausgang durchgeschaltet wird. Die gleichnamigen Ausgänge beider Demultiplexer E-DMUX und A-DMUX sind jeweils paarweise mit den Eingängen einer Kippstufe, z. B. R/S-Flipflops FF. verbunden, die beim Eintrag gesetzt und beim Austrag wieder zurückgesetzt werden. Die Ausgänge dieser Kippstufen FF werden zyklisch nacheinander mit einer Abtastschaltung, z. B. Auswahlregister A W-R, das mit dem Schiebetakt WS-T fortgeschaltet wird, abgetastet und gen zum Informationsaustausch belegt werden können. 20 das durch das jeweilige Prüfgatter der UND-Schaltungen UND 2 ermittelte Ergebnis über eine ODER-Schaltung ODER an einen gemeinsamen Steuerausgang weitergeleitet. Ist eine der überprüften Kippstufen FF gesetzt, so wird das zugehörige Prüfgatter bei der Abtastung durchlässig und erzeugt am Ausgang der ODER-Schaltung ODER ein Steuersignal. Dieses sperrt das dem Takteingang des Registers AW-R vorgeschaltete Gatter UN.) 3, so daß das Register AW-R angehalten wird, um die Feststellung des zugehörigen Einzelpuffers zu ermöglichen. Zu diesem Zweck sind die Ausgänge des Registers AWR jeweils mit einem von vier Gattern der Und-Schaltung UND 1 verbunden, die durch das Steuersignal am Ausgang der ODER-Schaltung ODER gleichzeitig angesteuert werden. Das durch das Register AW-R markierte Gatter wird daher durchlässig und bestimmt in Form einer »1-aus-n«-Markierung die Nummer des ermittelten Einzelpusfers, die dann durch den Codierer COD in eine Binäradresse umgewandelt wird und als solche zusammen mit dem Steuersignal am Ausgang der ODER-Schaltung ODER für die Steuerung innerhalb der Puffersteuerung PS-ST zur Verfügung

Unterstellt man für die drei Warteschlangen WS-LD. WS-RY und WS-NX gemäß Fig. 3 den gleichen Aufnen. Analoges gilt für das zeitgerechte Wirksamschalten 45 bau. dann gelten in Anlehnung an Fig. 3 für die einzelnen Eingänge bzw. Ausgänge der einzelnen Warteschlangen die angegebenen Gruppen 1 bis 3 von Signalen. Dabei haben die drei Warteschlangen folgende Bedeutung:

WS-NX:

In diese Warteschlange sind alle Einzelpuffer P... des Pusserspeichers PS eingetragen, die für die Entgegennnahme eines Informationsaustauschauftrages durch den Datenübertragungsprozessor DVP zur Verfügung stehen. Bei unbelegtem Pufferspeicher sind also alle Kippstufen FF der Warteschlange gemäß Fig. 4 gesetzt. Die Verfügbarkeit eines Puffers wird dem Datenübertragungsprozessor DVP durch das Ausgangssignal BUFAV angezeigt. Welcher Einzelpuffer dabei verfügbar ist, wird durch die ebenfalls von der Warteschlange gelieferte Adresse NXBFN angezeigt. Diese Adresse hat aber wie auch die übrigen Adressen LDBFN und RYBFN sowie ACTBFN nur für die interne Puffersteuerung Bedeutung.

WS-LD:

In diese Warteschlange werden alle Einzelpuffer

10

P... des Pufferspeichers: PS eingetragen, die vom Datenübertragungsprozessor DVP für den Verkehr mit dem Arbeitsspeicher PMS bereits vorbereitet sind. Bei unbelegtem Pufferspeicher ist keine der Kippstufen FF der Warteschlange gemäß 5 Fig. 4 gesetzt. Nach einem Eintrag erscheint jedoch das Anforderungssignal DMLDREO für die Schnittstellensteuerungen MINT und PMS-ST zusammen mit der zugehörigen Einzelpusseradresse LDBFN am Ausgang der Warteschlange.

WS-RY:

In dieser Warteschlange werden alle Einzelpuffer P... des Pufferspeichers PS eingetragen, die mit Lesedaten aus dem Arbeitsspeicher PMS hereits geladen sind. Folglich ist bei unbelegtem Puffer- 15 speicher PS ebenfalls keine der Kippstufen FF der Warteschlange gemäß Fig. 4 gesetzt. Nach einem Eintrag erscheint jedoch das Ausgangssignal DARDY, das als Anforderungssignal DARDYREQ für den Datenübertragungsprozessor DVP zur 20 Weiterleitung der Lesedaten an den zugehörigen Kanal, z. B. CHN, auffordert, zusammen mit der zugehörigen Einzelpufferadresse RYBFN am Ausgang dieser Warteschlange.

Einträge in die bzw. Austräge aus den einzelnen Warteschlangen werden einerseits vom Datenübertragungsprozessor DVP mit den Befehlssignalen ASBF. STAMM, RELBF und BACK und andererseits von der Schnatstellensteuerung PMS-ST mit dem Quittungssi- 30 gnal DMMINCRDY in Verbindung mit dem Schnittstellensignal READ gesteuert. Diese Signale haben folgende Bedeutung:

Mit diesem Befehlssignal des Datenübertragungsprozessors DVP wird normalerweise der für eine Belegung verfügbare Einzelpuffer aus der Warteschlange WS-NX ausgetragen und die entsprechende Adresse NXBFN als aktuelle Adresse 40 ACTBFN mit Setzen von ASSREC in einem Puffernnummernregister BFN-R bereitgestellt.

STAMM:

Mit diesem Befehlssignal des Datenübertragungsprozessors DVP wird der belegte Einzelpusfer in 45 die Warteschlangen WS-LD eingetragen und die im Puffernummernregister BFN-R gespeicherte Adresse durch Löschen von ASSREC gelöscht, so daß die Adresse des nächsten verfügbaren Einzelpuffers aus der Warteschlange WS-NX als aktuelle 50 Adresse ACTBFN für die interne Puffersteuerung zur Verfügung steht.

BACK:

Dieses Befehlssignal folgt immer auf eine Anforderung der Warteschlange WS-RY mit dem Anforderungssignal DARDYREQ an den Datenübertragungsprozessor DVP. Es löscht das Signal DARD-YREQ und stellt mit Setzen von BACKREC statt der Adresse NXBFN aus der Warteschlange WS-NX die Adresse RYBFN aus der Warteschlange 60 WS-RY als aktuelle Adresse ACTBN bereit.

RELBE:

Mit diesem Befehlssignal wird normalerweise nach dem Befehlssignal BACK der aufgrund des Anforderungssignals DARDYREQ entladene Einzelpuf- 65 fer aus der Warteschlange WS-RY ausgetragen und BACKREC gelöscht, so daß die Adresse des nächsten verfügbaren Einzelpuffers aus der War-

teschlange WS-NX als aktuelle Adresse ACTBFN für die interne Puffersteuerung zur Verfügung steht.

DMMINCRDY:

Dies ist ein von der Schnittstellensteuerung PMS-ST kommendes Quittungssignal, das auf das Anforderungssignal DMLDREQ der Warteschlange WS-LD folgend, die Ausführung des zugehörigen Schreib- oder Leseaustrags durch den Arbeitsspeicher PMS anzeigt. Mit diesem Quittungssignal wird bei einem Schreibauftrag der zugehörige Einzelpuffer aus der Warteschlange WS-LD ausgetragen und damit das Anforderungssignal DMLDREO gelöscht, wenn kein weiterer Eintrag in dieser Warteschlange vorliegt, sowie in die Warteschlange WS-NX eingetragen. Bei einem Leseauftrag, der durch das intern erzeugte Signal READ gekennzeichnet wird, erfolgt zusätzlich ein Eintrag in die Warteschlange WS-RY und die Auslösung des Anforderungssignals DARDYREQ an den Datenübertragungsprozessor DVP, damit dieser die aus dem Arbeitsspeicher PMS gelesenen Daten an den zugehörigen Kanal, z. B. CHn, weiterleiten kann.

Entsprechend der Funktion der vorangehend beschriebenen Signale sind in Fig. 3 die drei Warteschlangen WS-LD, WS-RY und WS-NX beschaltet.

Zur Erzeugung der Steuersignale ASSREC und BACKREC mit den Befehlssignalen ASBF bzw. BACK dienen Kippstufen, z. B. in Form von R/S-Flipflops FF 1 und FF 2, die durch die zeitlich nachfolgenden Befehlssignale STAMM bzw. RELBF wieder zurückgesetzt werden. Eine dritte Kippstufe FF3 erzeugt das Anforderungssignal DARDYREO, das mit dem Befehlssignal BACK wieder gelöscht wird. Mit dem Signal BACK-REC wird ein Multiplexer MUX 1 gesteuert, der entweder die von der Warteschlange WS-NX gelieferte Adresse NXBFN oder aber die von der Warte/schlange WS-RY gelieferte Adresse RYBFN dem Puffernummernregister BFN-R zur Verfügung stellt. Dieses Register BFN-R besteht aus einer Torschaltung in Form von UND-Gattern U2 und aus einem Register aus D-Flipflops D-FF und arbeitet in der Weise, daß die am Eingang anstehende Adresse zunächst über die Torschaltung U2 durchgelassen wird, bis das Befehlssignal ASBF eintrifft und folglich mit dem Signal ASSREC die Torschaltung U2 gesperrt und statt dessen die Adresse in das Register D-FF übernommen wird, so daß sie weiterhin am Ausgang des Registers BFN-R als aktuelle Adresse ACTBFN zur Verfügung steht. Auf diese Weise wird verhindert, daß nach dem Austrag aus der Warteschlange WS-NX mit dem Befehlssignal ASBF die bei einem weiteren verfügbaren Einzelpuffer erscheinende neue Adresse NXBFN bereits als aktuelle Adresse wirksam werden kann, bevor mit dem Befehlssignal STAMM der Eintrag in die Warteschlange WS-LD vollzogen ist, d. h. zwischen den beiden Befehlssignalen ASBF und STAMM ist ein in Belegungsvorbereitung befindlicher Puffer in keiner der Warteschlangen eingetragen.

Umgekehrt wird bei Quittierung eines vom Arbeitsspeicher PMS vollzogenen Leseauftrags - Signal READ liegt vor - mit dem Signal DMMINCRDY der aus der Warteschlange WS-LD ausgetragene Puffer außer in die Warteschlange WS-RY - über die UND-Gatter U1 - wie bei einem quittierten Schreibauftrag auch in die Warteschlange WS-NX eingetragen, d. h. ein und derselbe Puffer ist zugleich in

zwei Warteschlangen eingetragen. Infolge des vorsorglichen Eintrags in die Warteschlange WS-NX kann, wenn es der einzige Eintrag ist, fälschlicherweise das Signal BUFAV ausgelöst werden, obwohl tatsächlich noch kein Puffer zur Verfügung steht. Dieses Signal bleibt jedoch ohne Folgen, wenn durch die Prioritätssteuerung die Acforderung DARDYREQ gegenüber dem Signal BUFAV bevorrechtigt ist und vor einem eigenen Zugriffswunsch des Datenübertragungsprozessors DVP bearbeitet wird. Mit den nachfolgenden to Signalen BACK und RELBF wird daher der Multiplexer MUX umgesteuert und damit die richtige Adresse für den Austrag aus der Warteschlange WS-RY bereitgestellt, bis nach dem Entladen der zugehörigen Puffereinheit der Austrag tatsächlich erfolgt und der 15 Multiplexer MUX 1 wieder umgesteuert ist. Erst dann wird das Signal BUFAV vom Datenübertragungsprozessor DVP zur Kenntnis genommen.

Abgesehen von diesen beiden Ausnahmen wird jedoch jede in eine Warteschlange eingetragene 20 MONR: Puffereinheit zugleich aus einer anderen ausgetragen.

Fig. 3 zeigt zusätzlich noch eine Schaltungskombina tin aus vier UND-Gattern U3 und zwei Oder-Gattern O1 und O2, wobei jeweils zwei UND-Gatter die Signale ASBF und BACKREC bzw. RELBF und 25 ASSREC paarweise in der Weise miteinander verknüpfen und die ODER-Gatter O1 und O2 die erhaltenen Ausgangssignale in der Weise bündeln, daß gemäß den nachfolgenden Verknüpfungsfunktionen die Funktionen der Signale ASBF und RELBF bezüglich der 30 Austräge aus den Warteschlangen WS-NX und WS-RY vertauscht werden.

BACKREC & ASBF - Funktion ASBF BACKREC & ASBF ⇒ Funktion RELBF ASSREC & RELBF -> Funktion RELBF ASSREC & RELBF \Rightarrow Funktion ASBF

Auf diese Weise ist es möglich, unter Beibehaltung der vorhandenen Befehlssignale einen nach einem Leseauftrag entladenen Puffer sofort wieder mit den vorhandenen Steuerdaten in die Warteschlange WS-LD 45 für einen erneuten Schreib- oder Leseauftrag einzutragen. Das Signal ASBF bewirkt dann anstelle des Signals RELBF den Austrag aus der Warteschlange WS-RY, und das Signal RELBF bewirkt nachfolgend anstelle des Signals ASBF den Austrag aus der Warteschlange 50 WS-NX, während als letztes das Signal STAMM nach Laden der Daten in den Puffer einen Eintrag in die Warteschlange WS-LD vollzieht, ohne daß vorher erst erneut die mit dem Signal BUFAV einzuleitende Prozedur vom Datenübertragungsprozessor DVP ab- 55 zuwickeln ist.

Zur Unterstützung der Puffersteuerung PS-ST sind drei zusätzliche Register, nämlich MCR, MODR und MONR, vorgesehen, die für jede Puffereinheit des Pufferspeichers PS einen individuellen Speicherab- 60 schnitt aufweisen und die vor Eintrag eines Puffers in die Warteschlange WS-LD anhand der aktuellen Adresse ACTBFN mit den zugehörigen Steuerdaten geladen werden. Den genaanten Registern sind folgende Funktionen zugewiesen:

Dieses Kontrollregister wird über das Leitungssy-

stem D-BUS mit der Steuerinformation für Schreiben oder Lesen von 8 Byte, was der Übertragungsbreite für den Arbeitsspeicher PMS entspricht, oder von z. B. 32 Byte beim Streamen geladen. Es umfaßt je Puffer einen Speicherbereich von 2 Bit, von denen eines das Schnittstellensignal READ und das andere das Schnittstellensignal MSTREAM liefert

MODR: .

Dieses Register wird über das Leitungssystem D-BUS mit einem Teil der Startadressen für die Entlademikroprogramme des Datenübertragungsprozessors DVP geladen, so daß nach Vorliegen des von der Warteschlange WS-RY ausgelösten Anforderungssignals DARDYREQ die im Puffer zwischengespeicherten Lesedaten durch Anspringen der durch die Startadressen gekennzeichneten Entladeprogramme an die gewünschte Kanalsteuerung weitergeleitet werden können.

Dieses Register wird direkt mit der Modulnummer der Kanalsteuerung geladen, an die die Lesedaten aus dem Puffer weiterzuleiten sind.

Die Register MODR und MONR brauchen nur bei einem Leseaustrag geladen zu werden. Die Register können ebenfalls gleich und in einer Weise aufgebaut sein, wie es anhand des Registers MCR gezeigt ist. Über einen Demultiplexer DMUX werden die entsprechenden Signalleitungen des speisenden Leitungssystems anhand der Adressierung durch die jeweils aktuelle Adresse ACTBFN auf eines der vorhandenen Ausgangsleitungsbündel durchgeschaltet und somit im Register pufferbezogen gespeichert. Die Ausgangsleitungsbündel des Registers werden mit einem Multiplexer MUX 2 einzeln auf ein gemeinsames Ausgangsleitungsbündel aufgeschaltet, so daß jeweils nur die Steuerdaten für den jeweils betroffenen Puffer bereitgestellt werden. Da die Steuerdaten des Registers MCR 40 für die Nahtstelle zum Arbeitsspeicher PMS bereitgestellt werden müssen, erfolgt dies mit der von der Warteschlange WS-LD gelieferten Adresse LDBFN. Bei den beiden anderen Registern MONR und MODR werden die für das Entladen eines Puffers durch den Datenübertragungsprozessor DVP erforderlichen Steuerdaten mit der von der Warteschlange WS-RY gelieferten Adresse RYBFN freigegeben.

Zurückkehrend zu Fig. 2 wird nachfolgend in Verbindung mit den in Fig. 5 und Fig. 6 gezeigten Flußdiagrammen der Arbeitsablauf für einen Informationsaustausch in seiner Gesamtheit beschrieben.

Obwohl der Pufferspeicher PS als Bindeglied zwischen dem Arbeitsspeicher PMS und dem Datenübertragungsprozessor DVP in mehrere selbständige Einzelpuffer, z B. P0 bis P3, unterteilt ist, arbeitet die Anordnung in der Weise, als ob für den Datenübertragungsprozessor DVP als alleinigem Auftraggeber nur ein einziger Puffer als Pufferspeicher zur Verfügung steht. Ob der Puffer frei ist, erkennt der Datenübertragungsprozessor DVP an dem testbaren Signal BUFAV. Sämtliche Aufträge werden in der Reihenfolge ausgeführt, in der sie erteilt werden. Dabei erfolgt der Informationstausch zwischen dem Pufferspeicher PS und dem Arbeitsspeicher PMS nach Erteilung eines 65 Auftrages unabhängig vom Datenübertragungsprozessor DVP und vom Leitungssystem D-BUS. Der Datenübertragungsprozessor DVP kann sich daher zwischenzeitlich anderen Aufgaben zuwenden, insbesondere kann zwischenzeitlich mit den ebenfalls an das Leitungssystem D-BUS angeschlossenen Kanälen CH 1 bis CHn verkehrt und es können für neue Aufträge Ehreibdaten in einen verfügbaren Puffer übertragen werden.

Ob ein Auftrag für den Arbeitsspeicher PMS vorliegt, ergibt sich aus dem internen Steuerungsablauf des Datenübertragungsprozessors DVP bei der Bearbeitung von Aufgaben oder aus der Anforderung eines Kanals, z.B. CHn, indem eine Anforderung auf Speicherverkehr (PMSREQ) ausgelöst wird. Danach ist zu prüfen, ob das Signal BUFA V vorliegt, also ein Puffer für die Entgegennahme des Auftrages verfügbar ist. Ein drittes Prüfsignal für den Datenübertragungsprozessor DVP ergibt sich aus dem Anforderungssignal DARD- 15 YREQ der Warteschlangensteuerung WS-ST, das wegen des FIFO-Prinzips und zur Vereinfachung der Warteschlangensteuerung bevorrechtigt zu berücksichtigen ist, da Lesedaten auf die Weiterleitung durch den Datenübertragungsprozessor DVP warten.

Diese drei Prüfkriterien führen zu dem in Fig. 5 dargestellten Flußdiagramm für den Verkehr zwischen dem Datenübertragungsprozessor DVP und dem Pufferspeicher PS mit seiner Steuerung PS-ST.

Liegt weder eine Anforderung DARDYREQ noch 25 PMSREQ vor, so ist der Datenübertragungsprozessor DVP frei für andere Aufgaben. Ein mit der Anforderung PMSREQ angezeigter Auftrag kann dann an den Pufferspeicher PS weitergeleilet werden, wenn ein Puffer verfügbar ist und das Signal SUFAV vorliegt. Mit 30 dern Befehlssignal ABSF wird dann, wie bereits beschrieben, der verfügbare Puffer belegt und demzufolge aus der Warteschiange WS-NX ausgetragen. Außerdem wird das Signal ASSREC gesetzt, um die zugehörige Adresse als aktuelle Steueradresse 35 ACTBFN für die Ansteuerung des belegten Puffers verfügbar zu machen. Danach werden die zugehörigen Steuerregister der Warteschlangensteuerung WS-ST mit den notwendigen Steuerdaten und der Puffer mit den notwendigen Steuerparametern für das Schreiben 40 oder Lesen und gegebenenfalls den Schreibdaten geladen. Erst wenn dieser Ladevorgang abgeschlossen ist, wird der Datenübertragungsprozessor DVP mit Abgabe des Befehlssignals STAMM wieder frei. Mit ASSREC wieder gelöscht. Für den Datenübertragungsprozessor DVP ist damit die Vergabe des Auftrags abgeschlossen.

Tatsächlich wird der Verkehr mit dem Arbeitsspeicher PMS erst durchgeführt, wenn der in die Warteschlange WS-LD eingetragene Puffer an der Reihe ist, d. h. wenn im Rahmen der Abarbeitung der Warteschlangenaufträge das zugehörige Anforderungssignal DMLDREQ für die Schnittstellensteuerungen MINT und PMS-ST ausgelöst ist. Erst mit diesem Schnittstellensignal erfolgt also der Übergang in den autonomen Verkehr zwischen Pufferspeicher PS und Arbeitsspeicher PMS, auf den sich das Flußdiagramm von Fig. 6 bezieht.

Mit dem Anforderungssignal wird die Schnittstellenund Arbeitsspeichersteuerung PMS- ST gestartet,
entsprechend den Steuerparametern aus dem Pufferspeicher PS der Auftrag ausgeführt und der Vollzug des
Auftrages über PMS-RD7 mit dem Quittungssignal

DMMINCRDY an den Pufferspeicher PS zurückgemel-

det. Abhängig von der Art des Speicheraustrages -Lesen oder Schreiben -. was anhand des Schnittstellensignals READ überprüft wird, reagiert die Pussersteuerung PS-ST mit der Warteschlangensteuerung WS-ST in unterschiedlicher Weise. Zunächst wird in jedem Falle der Puffer aus der Warteschlange WS-1.D ausgetragen und damit das Anforderungssignal DMLDREQ gelöscht. Außerdem erfolgt ein entsprechender Eintrag in die Warteschlange WS-NX. Handelt es sich um einen Leseaustrag, so wird der Pusser zusätzlich in die Warteschlange WS-RY eingetragen und das Anforderungssignal DARDYREQ für den Datenübertragungsprozessor DVP gesetzt. Darrit ist der Arbeitsspeicherzugriff abgeschlossen und es kann ein anderer Auftrag ausgeführt werden, sobald das Aniorderungssignal DMLDREQ erneut gesetzt ist.

Gemäß Fig. 5 führt das Quittungssignal DARD-YREQ zu einer Unterbrechung der Arbeit des Datenübertragungsprozessors DVP. Dieser reagiert mit dem Befehlssignal BACK, wodurch das Signal BACK-REC gesetzt und das Anforderungssignal gelöscht wird. Anhand der in den Steuerregistern MONR und MODR durch die Adresse RYBFN gekennzeichneten Steuerdzten werden die im Puffer zwischengespeicherten Lesedaten vom Datenübertragungsprozessor DVP über da. Leitungssystem D-BUS an den vorgegebenen Kanal, z. B. CHn, weitergeleitet. Auswahladresse für den Pufferspeicher PS ist auch in diesem Fall die aktuelle Adresse ACTBFN, die jedoch der Adresse RYBFN entspricht.

Nach der Entladung des Puffers kann der Datenübertragungsprozessor DVP diesen endgültig freigeben, und zwar mit dem Befehlssignal RELBF, das zum Austrag des entladenen Puffers aus der Warteschlange WS-RY und zum Löschen des Signals BACKREC führt, wonach der Datenübertragungsprozessor DVP selbst für andere Aufgaben wieder frei ist.

Steuerregister der Warteschlangensteuerung WS-ST mit den notwendigen Steuerdaten und der Puffer mit den notwendigen Steuerparametern für das Schreiben oder Lesen und gegebenenfalls den Schreibdaten geladen. Erst wenn dieser Ladevorgang abgeschlossen ist, wird der Datenübertragungsprozessor DVP mit Abgabe des Befehlssignals STAMM wieder frei. Mit diesem Signal wird der geladene Puffer in die Warteschlange WS-LD eingetragen und das Signal ASSREC wieder gelöscht. Für den Datenübertragungsprozessor DVP ist damit die Vergabe des Auftrags abgeschlossen.

Tatsächlich wird der Verkehr mit dem Arbeitsspeischer PMS erst durchgeführt, wenn der in die

Insgesamt führt also die Gliederung des Pufferspeichers mit seiner Puffersteuerung gemäß der Erfindung zu einer äußerst wirkungsvollen Zusammenarbeit zwischen dem zentralen Arbeitsspeicher PMS und dem Ein-/Ausgabewerk IOP des Datenverarbeitungssystems, was durch erhöhte Leistungsfähigkeit und größere Flexibilität gekennzeichnet ist. Letzteres hat z. B. zur Folge, daß auch während des Betriebs einzelne 60 Puffer des Pufferspeichers PS, z. B. bei Verdacht auf fehlerhaftes Arbeiten aus dem Pool an verfügbaren Puffern herausgenommen werden können, indem Einträge in die einzelnen Warteschlangen einfach durch Sperren der zugehörigen Kippstufen FF verhindert werden.

ZEICHNUNGEN BLATT 2

Nummer:


31 49 678

Int. Cl.3:

G 06 F 13/06

Veröffentlichungstag: 23. Februar 1984

FIG 2



408 108/344

ZEICHNUNGEN BLATT 3 Nummer: 31 49 678 Int. Cl.3: G 66 F 13/06 Veröffentlichungstag: 23. Februar 1984 WS--NX NXBFN RYBFN DARDÝREQ °RELBF DARDY ΛΙΙ LOBEN RYBFN WS-RY S FF1 FF2 S BACKREC BACK, ASSREC ()MLDREO S DMMINCRDY F1G3 ACTBFN


Nummer:

31 49 678

Int. Cl.3:

G 06 F 13/06

Veröffentlichungstag: 23. Februar 1984




Nummer:

31 49 678

Int. Cl.3:

G 06 F 13/06

Veröffentlichungstag: 23. Februar 1984




. ZEICHNUNGEN BLATT 6

Nummer:

31 49 678

Int. Cl.3:

G 06 F 13/06 Veröffentlichungstag: 23. Februar 1984



→ WS - RY → WS - NX → WS - LD → DMLDREQ

DARDYREQ

DMLDREQ?

READ ?

n

-WS-NX

n

BERG PA.

408 108/344

THIS PAGE BLANK (USPTO)

DOCKET NO: GR 009 1696
SERIAL NO: 09/829, 330
APPLICANT: Becker et al.
LERNER AND GREENBERG P.A.
P.O. BOX 2480
HOLLYWOOD, FLORIDA 33022
TEL. (954) 925-1100